चिप उत्पादन प्रक्रियेचे संपूर्ण स्पष्टीकरण (2/2): वेफरपासून पॅकेजिंग आणि चाचणीपर्यंत

प्रत्येक सेमीकंडक्टर उत्पादनाच्या निर्मितीसाठी शेकडो प्रक्रियांची आवश्यकता असते आणि संपूर्ण उत्पादन प्रक्रिया आठ चरणांमध्ये विभागली जाते:वेफर प्रोसेसिंग - ऑक्सिडेशन - फोटोलिथोग्राफी - एचिंग - पातळ फिल्म डिपॉझिशन - इंटरकनेक्शन - चाचणी - पॅकेजिंग.

पायरी 5: पातळ फिल्म डिपॉझिशन

चिपच्या आत सूक्ष्म उपकरणे तयार करण्यासाठी, आम्हाला पातळ फिल्म्सचे थर सतत जमा करावे लागतील आणि कोरीव काम करून अतिरिक्त भाग काढून टाकावे लागतील आणि भिन्न उपकरणे विभक्त करण्यासाठी काही सामग्री देखील जोडावी लागेल. प्रत्येक ट्रान्झिस्टर किंवा मेमरी सेल वरील प्रक्रियेद्वारे टप्प्याटप्प्याने तयार केला जातो. आम्ही येथे ज्या "पातळ फिल्म" बद्दल बोलत आहोत तो 1 मायक्रॉन (μm, मीटरचा एक दशलक्षवा हिस्सा) पेक्षा कमी जाडी असलेल्या "फिल्म" चा संदर्भ देतो ज्याची निर्मिती सामान्य यांत्रिक प्रक्रिया पद्धतींनी केली जाऊ शकत नाही. वेफरवर आवश्यक आण्विक किंवा अणू एकक असलेली फिल्म ठेवण्याची प्रक्रिया म्हणजे "डिपॉझिशन".

मल्टी-लेयर सेमीकंडक्टर स्ट्रक्चर तयार करण्यासाठी, आम्हाला प्रथम डिव्हाइस स्टॅक बनवावे लागेल, म्हणजे, वेफरच्या पृष्ठभागावर पातळ धातू (वाहक) फिल्म्स आणि डायलेक्ट्रिक (इन्सुलेटिंग) फिल्म्सचे अनेक स्तर वैकल्पिकरित्या स्टॅक करा आणि नंतर अतिरिक्त काढून टाका. तीन-आयामी रचना तयार करण्यासाठी पुनरावृत्ती नक्षी प्रक्रियांद्वारे भाग. डिपॉझिशन प्रक्रियेसाठी वापरल्या जाणाऱ्या तंत्रांमध्ये रासायनिक वाष्प निक्षेप (CVD), अणु स्तर निक्षेप (ALD) आणि भौतिक वाष्प निक्षेप (PVD) यांचा समावेश होतो आणि या तंत्रांचा वापर करून पद्धती कोरड्या आणि ओल्या निक्षेपामध्ये विभागल्या जाऊ शकतात.

रासायनिक वाफ जमा करणे (CVD)

रासायनिक वाष्प संचयनामध्ये, पूर्ववर्ती वायू प्रतिक्रिया कक्षात प्रतिक्रिया देतात आणि वेफरच्या पृष्ठभागाशी संलग्न पातळ फिल्म तयार करतात आणि चेंबरमधून बाहेर पंप केले जातात. प्लाझ्मा-वर्धित रासायनिक वाष्प संचय अभिक्रियाशील वायू निर्माण करण्यासाठी प्लाझमा वापरतो. ही पद्धत प्रतिक्रिया तापमान कमी करते, ते तापमान-संवेदनशील संरचनांसाठी आदर्श बनवते. प्लाझ्मा वापरल्याने डिपॉझिशनची संख्या देखील कमी होऊ शकते, ज्यामुळे बऱ्याचदा उच्च-गुणवत्तेचे चित्रपट तयार होतात.

अणु स्तर निक्षेप (ALD)

एका वेळी फक्त काही अणू स्तर जमा करून अणू स्तरांच्या निक्षेपाने पातळ फिल्म तयार होतात. या पद्धतीची गुरुकिल्ली म्हणजे स्वतंत्र पायऱ्यांवर सायकल चालवणे जे एका विशिष्ट क्रमाने केले जातात आणि चांगले नियंत्रण राखतात. वेफरच्या पृष्ठभागावर प्रिकसरसह लेप करणे ही पहिली पायरी आहे आणि नंतर वेफरच्या पृष्ठभागावर इच्छित पदार्थ तयार करण्यासाठी पूर्ववर्तीशी प्रतिक्रिया देण्यासाठी विविध वायूंचा परिचय करून दिला जातो.

भौतिक वाष्प निक्षेप (PVD)

नावाप्रमाणेच, भौतिक बाष्प जमा करणे म्हणजे भौतिक माध्यमांद्वारे पातळ फिल्म्सची निर्मिती होय. स्पटरिंग ही एक भौतिक वाष्प जमा करण्याची पद्धत आहे जी लक्ष्यापासून अणूंना थुंकण्यासाठी आर्गॉन प्लाझ्मा वापरते आणि पातळ फिल्म तयार करण्यासाठी वेफरच्या पृष्ठभागावर जमा करते. काही प्रकरणांमध्ये, जमा केलेल्या फिल्मवर अल्ट्राव्हायोलेट थर्मल ट्रीटमेंट (UVTP) सारख्या तंत्राद्वारे उपचार आणि सुधारित केले जाऊ शकते.

पायरी 6: इंटरकनेक्शन

सेमीकंडक्टर्सची चालकता कंडक्टर आणि नॉन-कंडक्टर (म्हणजे इन्सुलेटर) यांच्यात असते, ज्यामुळे आपल्याला विजेचा प्रवाह पूर्णपणे नियंत्रित करता येतो. वेफर-आधारित लिथोग्राफी, एचिंग आणि डिपॉझिशन प्रक्रिया ट्रान्झिस्टरसारखे घटक तयार करू शकतात, परंतु पॉवर आणि सिग्नलचे प्रसारण आणि रिसेप्शन सक्षम करण्यासाठी त्यांना कनेक्ट करणे आवश्यक आहे.

धातू त्यांच्या चालकतेमुळे सर्किट इंटरकनेक्शनसाठी वापरले जातात. सेमीकंडक्टरसाठी वापरल्या जाणाऱ्या धातूंना खालील अटी पूर्ण करणे आवश्यक आहे:

· कमी प्रतिरोधकता: मेटल सर्किट्सला विद्युतप्रवाह जाणे आवश्यक असल्याने, त्यातील धातूंचा प्रतिकार कमी असावा.

· थर्मोकेमिकल स्थिरता: धातूच्या आंतरकनेक्शन प्रक्रियेदरम्यान धातूचे गुणधर्म अपरिवर्तित राहिले पाहिजेत.

· उच्च विश्वसनीयता: इंटिग्रेटेड सर्किट तंत्रज्ञान विकसित होत असताना, अगदी लहान प्रमाणात मेटल इंटरकनेक्ट सामग्री देखील पुरेशी टिकाऊपणा असणे आवश्यक आहे.

· उत्पादन खर्च: पहिल्या तीन अटी पूर्ण केल्या असल्या तरीही, मोठ्या प्रमाणावर उत्पादनाच्या गरजा पूर्ण करण्यासाठी सामग्रीची किंमत खूप जास्त आहे.

इंटरकनेक्शन प्रक्रियेत प्रामुख्याने दोन साहित्य, ॲल्युमिनियम आणि तांबे वापरतात.

ॲल्युमिनियम इंटरकनेक्शन प्रक्रिया

ॲल्युमिनियम इंटरकनेक्शन प्रक्रिया ॲल्युमिनियम डिपॉझिशन, फोटोरेसिस्ट ऍप्लिकेशन, एक्सपोजर आणि डेव्हलपमेंटसह सुरू होते, त्यानंतर ऑक्सिडेशन प्रक्रियेत प्रवेश करण्यापूर्वी कोणतेही अतिरिक्त ॲल्युमिनियम आणि फोटोरेसिस्ट निवडकपणे काढून टाकण्यासाठी कोरीवकाम केले जाते. वरील पायऱ्या पूर्ण झाल्यानंतर, इंटरकनेक्शन पूर्ण होईपर्यंत फोटोलिथोग्राफी, एचिंग आणि डिपॉझिशन प्रक्रियांची पुनरावृत्ती केली जाते.

त्याच्या उत्कृष्ट चालकता व्यतिरिक्त, ॲल्युमिनियम फोटोलिथोग्राफ, खोदणे आणि जमा करणे देखील सोपे आहे. याव्यतिरिक्त, त्याची कमी किंमत आहे आणि ऑक्साईड फिल्मला चांगले आसंजन आहे. त्याचे तोटे म्हणजे ते कोरड करणे सोपे आहे आणि कमी हळुवार बिंदू आहे. याव्यतिरिक्त, ॲल्युमिनियमला ​​सिलिकॉनवर प्रतिक्रिया देण्यापासून आणि कनेक्शन समस्या निर्माण करण्यापासून रोखण्यासाठी, वेफरपासून वेगळे ॲल्युमिनियममध्ये धातूचे डिपॉझिट जोडणे आवश्यक आहे. या ठेवीला "अडथळा धातू" म्हणतात.

ॲल्युमिनियम सर्किट्स डिपॉझिशनद्वारे तयार होतात. वेफर व्हॅक्यूम चेंबरमध्ये प्रवेश केल्यानंतर, ॲल्युमिनियमच्या कणांनी तयार केलेली एक पातळ फिल्म वेफरला चिकटते. या प्रक्रियेला "वाष्प निक्षेप (VD)" असे म्हणतात, ज्यामध्ये रासायनिक वाष्प निक्षेप आणि भौतिक वाष्प निक्षेप यांचा समावेश होतो.

कॉपर इंटरकनेक्शन प्रक्रिया

सेमीकंडक्टर प्रक्रिया अधिक अत्याधुनिक झाल्यामुळे आणि उपकरणांचे आकार कमी झाल्यामुळे, ॲल्युमिनियम सर्किट्सची कनेक्शन गती आणि विद्युत गुणधर्म यापुढे पुरेसे नाहीत आणि आकार आणि किंमत या दोन्ही आवश्यकता पूर्ण करणारे नवीन कंडक्टर आवश्यक आहेत. तांबे ॲल्युमिनिअमची जागा घेऊ शकतील याचे पहिले कारण म्हणजे त्याची प्रतिकारशक्ती कमी आहे, ज्यामुळे डिव्हाइस कनेक्शनची गती जलद होऊ शकते. तांबे देखील अधिक विश्वासार्ह आहे कारण ते इलेक्ट्रोमाइग्रेशनला अधिक प्रतिरोधक आहे, जेव्हा धातूमधून विद्युत प्रवाह वाहतो तेव्हा धातूच्या आयनांची हालचाल, ॲल्युमिनियमपेक्षा.

तथापि, तांबे सहजपणे संयुगे तयार करत नाहीत, ज्यामुळे वाफ होणे आणि वेफरच्या पृष्ठभागावरून काढणे कठीण होते. या समस्येचे निराकरण करण्यासाठी, तांबे खोदण्याऐवजी, आम्ही डाईलेक्ट्रिक सामग्री जमा करतो आणि खोदतो, जे आवश्यक असेल तेथे खंदक आणि विया यांचा समावेश असलेल्या धातूच्या रेषेचे नमुने बनवतात आणि नंतर परस्पर जोडणी मिळविण्यासाठी तांब्याने उपरोक्त "नमुने" भरतात, "डामासेन" नावाची प्रक्रिया. .

तांब्याचे अणू डायलेक्ट्रिकमध्ये सतत पसरत राहिल्याने, नंतरचे इन्सुलेशन कमी होते आणि एक अडथळा थर तयार होतो जो तांब्याच्या अणूंना पुढील प्रसारापासून रोखतो. नंतर अडथळ्याच्या थरावर तांब्याच्या बियांचा पातळ थर तयार होतो. ही पायरी इलेक्ट्रोप्लेटिंगला परवानगी देते, जे तांबे सह उच्च गुणोत्तर नमुने भरणे आहे. भरल्यानंतर, अतिरिक्त तांबे मेटल केमिकल मेकॅनिकल पॉलिशिंग (सीएमपी) द्वारे काढले जाऊ शकतात. पूर्ण झाल्यानंतर, ऑक्साईड फिल्म जमा केली जाऊ शकते आणि फोटोलिथोग्राफी आणि एचिंग प्रक्रियेद्वारे अतिरिक्त फिल्म काढली जाऊ शकते. तांबे इंटरकनेक्शन पूर्ण होईपर्यंत वरील प्रक्रियेची पुनरावृत्ती करणे आवश्यक आहे.

वरील तुलनेवरून, हे लक्षात येते की तांबे इंटरकनेक्शन आणि ॲल्युमिनियम इंटरकनेक्शनमधील फरक हा आहे की अतिरिक्त तांबे नक्षीकाम करण्याऐवजी मेटल सीएमपीद्वारे काढले जातात.

पायरी 7: चाचणी

सेमीकंडक्टर चिपची गुणवत्ता ठराविक मानकांची पूर्तता करते की नाही हे तपासणे हे चाचणीचे मुख्य उद्दिष्ट आहे, ज्यामुळे दोषपूर्ण उत्पादने दूर करणे आणि चिपची विश्वासार्हता सुधारणे. याव्यतिरिक्त, चाचणी केलेली दोषपूर्ण उत्पादने पॅकेजिंग चरणात प्रवेश करणार नाहीत, जे खर्च आणि वेळ वाचविण्यात मदत करते. इलेक्ट्रॉनिक डाय सॉर्टिंग (EDS) ही वेफर्ससाठी चाचणी पद्धत आहे.

ईडीएस ही एक प्रक्रिया आहे जी वेफर स्थितीतील प्रत्येक चिपची विद्युत वैशिष्ट्ये सत्यापित करते आणि त्याद्वारे अर्धसंवाहक उत्पन्न सुधारते. ईडीएस खालीलप्रमाणे पाच चरणांमध्ये विभागले जाऊ शकते:

01 इलेक्ट्रिकल पॅरामीटर मॉनिटरिंग (EPM)

EPM ही सेमीकंडक्टर चिप चाचणीची पहिली पायरी आहे. ही पायरी सेमीकंडक्टर इंटिग्रेटेड सर्किट्ससाठी आवश्यक असलेल्या प्रत्येक उपकरणाची (ट्रान्झिस्टर, कॅपेसिटर आणि डायोडसह) चाचणी करेल जेणेकरून त्यांचे इलेक्ट्रिकल पॅरामीटर्स मानकांशी जुळतील याची खात्री होईल. EPM चे मुख्य कार्य मोजलेले विद्युत वैशिष्ट्यपूर्ण डेटा प्रदान करणे आहे, ज्याचा उपयोग सेमीकंडक्टर उत्पादन प्रक्रियेची कार्यक्षमता आणि उत्पादन कार्यप्रदर्शन (दोषयुक्त उत्पादने शोधण्यासाठी नाही) सुधारण्यासाठी केला जाईल.

02 वेफर वृद्धत्व चाचणी

सेमीकंडक्टर दोष दर दोन पैलूंमधून येतो, म्हणजे उत्पादन दोषांचा दर (प्रारंभिक टप्प्यात जास्त) आणि संपूर्ण जीवन चक्रातील दोषांचा दर. वेफर एजिंग टेस्ट म्हणजे वेफरची विशिष्ट तापमान आणि एसी/डीसी व्होल्टेज अंतर्गत चाचणी करणे, ज्या उत्पादनांमध्ये प्रारंभिक टप्प्यात दोष असू शकतात, म्हणजेच संभाव्य दोष शोधून अंतिम उत्पादनाची विश्वासार्हता सुधारणे.

03 शोध

वृद्धत्व चाचणी पूर्ण झाल्यानंतर, सेमीकंडक्टर चिपला प्रोब कार्डसह चाचणी उपकरणाशी जोडणे आवश्यक आहे आणि त्यानंतर संबंधित सेमीकंडक्टर कार्ये सत्यापित करण्यासाठी वेफरवर तापमान, गती आणि गती चाचण्या केल्या जाऊ शकतात. विशिष्ट चाचणी चरणांच्या वर्णनासाठी कृपया सारणी पहा.

04 दुरुस्ती

दुरुस्ती ही सर्वात महत्वाची चाचणी पायरी आहे कारण काही दोषपूर्ण चिप्स समस्याग्रस्त घटक बदलून दुरुस्त केल्या जाऊ शकतात.

05 ठिपके

विद्युत चाचणीत अयशस्वी झालेल्या चिप्सची मागील चरणांमध्ये क्रमवारी लावली गेली आहे, परंतु तरीही त्यांना वेगळे करण्यासाठी त्यांना चिन्हांकित करणे आवश्यक आहे. पूर्वी, आम्हाला दोषपूर्ण चिप्स उघड्या डोळ्यांनी ओळखता येतील याची खात्री करण्यासाठी त्यांना विशेष शाईने चिन्हांकित करणे आवश्यक होते, परंतु आता सिस्टम चाचणी डेटा मूल्यानुसार त्यांना स्वयंचलितपणे क्रमवारी लावते.

पायरी 8: पॅकेजिंग

मागील अनेक प्रक्रियांनंतर, वेफर समान आकाराच्या चौकोनी चिप्स बनवेल (ज्याला "सिंगल चिप्स" देखील म्हणतात). पुढील गोष्ट म्हणजे कट करून वैयक्तिक चिप्स मिळवणे. नव्याने कापलेल्या चिप्स अतिशय नाजूक असतात आणि ते इलेक्ट्रिकल सिग्नल्सची देवाणघेवाण करू शकत नाहीत, म्हणून त्यांच्यावर स्वतंत्रपणे प्रक्रिया करणे आवश्यक आहे. ही प्रक्रिया पॅकेजिंग आहे, ज्यामध्ये सेमीकंडक्टर चिपच्या बाहेर एक संरक्षक कवच तयार करणे आणि त्यांना बाहेरून इलेक्ट्रिकल सिग्नलची देवाणघेवाण करण्याची परवानगी देणे समाविष्ट आहे. संपूर्ण पॅकेजिंग प्रक्रिया वेफर सॉइंग, सिंगल चिप अटॅचमेंट, इंटरकनेक्शन, मोल्डिंग आणि पॅकेजिंग चाचणी अशा पाच चरणांमध्ये विभागली गेली आहे.

01 वेफर सॉइंग

वेफरमधून असंख्य घनतेने मांडलेल्या चिप्स कापण्यासाठी, आपण प्रथम वेफरच्या मागील बाजूस काळजीपूर्वक "पीसणे" आवश्यक आहे जोपर्यंत त्याची जाडी पॅकेजिंग प्रक्रियेच्या गरजा पूर्ण करत नाही. पीसल्यानंतर, सेमीकंडक्टर चिप विभक्त होईपर्यंत आम्ही वेफरवरील स्क्राइब लाइनसह कापू शकतो.

वेफर सॉइंग तंत्रज्ञानाचे तीन प्रकार आहेत: ब्लेड कटिंग, लेझर कटिंग आणि प्लाझ्मा कटिंग. ब्लेड डायसिंग हे वेफर कापण्यासाठी डायमंड ब्लेडचा वापर आहे, ज्याला घर्षण उष्णता आणि मोडतोड होण्याची शक्यता असते आणि त्यामुळे वेफरचे नुकसान होते. लेझर डायसिंगमध्ये जास्त अचूकता असते आणि ते पातळ जाडी किंवा लहान स्क्राइब लाइन स्पेसिंगसह वेफर्स सहजपणे हाताळू शकतात. प्लाझ्मा डायसिंगमध्ये प्लाझ्मा एचिंगचे तत्त्व वापरले जाते, म्हणून हे तंत्रज्ञान अगदी लहान असले तरीही लागू होते.

02 सिंगल वेफर संलग्नक

सर्व चिप्स वेफरपासून विभक्त झाल्यानंतर, आम्हाला वैयक्तिक चिप्स (सिंगल वेफर्स) सब्सट्रेटला (लीड फ्रेम) जोडणे आवश्यक आहे. सब्सट्रेटचे कार्य अर्धसंवाहक चिप्सचे संरक्षण करणे आणि त्यांना बाह्य सर्किट्ससह इलेक्ट्रिकल सिग्नलची देवाणघेवाण करण्यास सक्षम करणे आहे. चिप्स जोडण्यासाठी द्रव किंवा घन टेप चिकटवता वापरले जाऊ शकते.

03 इंटरकनेक्शन

सब्सट्रेटला चिप जोडल्यानंतर, आम्हाला इलेक्ट्रिकल सिग्नल एक्सचेंज साध्य करण्यासाठी दोघांचे संपर्क बिंदू देखील जोडणे आवश्यक आहे. या चरणात दोन कनेक्शन पद्धती वापरल्या जाऊ शकतात: पातळ धातूच्या तारांचा वापर करून वायर बाँडिंग आणि गोलाकार सोन्याचे ब्लॉक्स किंवा टिन ब्लॉक्स वापरून फ्लिप चिप बाँडिंग. वायर बाँडिंग ही एक पारंपारिक पद्धत आहे आणि फ्लिप चिप बाँडिंग तंत्रज्ञानामुळे सेमीकंडक्टर उत्पादनाला गती मिळू शकते.

04 मोल्डिंग

सेमीकंडक्टर चिपचे कनेक्शन पूर्ण केल्यानंतर, सेमीकंडक्टर इंटिग्रेटेड सर्किटचे तापमान आणि आर्द्रता यासारख्या बाह्य परिस्थितीपासून संरक्षण करण्यासाठी चिपच्या बाहेरील बाजूस पॅकेज जोडण्यासाठी मोल्डिंग प्रक्रियेची आवश्यकता असते. आवश्यकतेनुसार पॅकेज मोल्ड बनवल्यानंतर, आम्हाला सेमीकंडक्टर चिप आणि इपॉक्सी मोल्डिंग कंपाऊंड (EMC) मोल्डमध्ये टाकून ते सील करावे लागेल. सीलबंद चिप हे अंतिम स्वरूप आहे.

05 पॅकेजिंग चाचणी

ज्या चिप्सचे आधीच अंतिम स्वरूप आले आहे त्यांनी अंतिम दोष चाचणी देखील उत्तीर्ण करणे आवश्यक आहे. अंतिम चाचणीत प्रवेश करणाऱ्या सर्व तयार अर्धसंवाहक चिप्स पूर्ण झालेल्या अर्धसंवाहक चिप्स आहेत. ते चाचणी उपकरणांमध्ये ठेवले जातील आणि इलेक्ट्रिकल, फंक्शनल आणि स्पीड चाचण्यांसाठी व्होल्टेज, तापमान आणि आर्द्रता यासारख्या भिन्न परिस्थिती सेट केल्या जातील. या चाचण्यांचे परिणाम दोष शोधण्यासाठी आणि उत्पादनाची गुणवत्ता आणि उत्पादन कार्यक्षमता सुधारण्यासाठी वापरले जाऊ शकतात.

पॅकेजिंग तंत्रज्ञानाची उत्क्रांती

चिपचा आकार कमी होत असताना आणि कार्यक्षमतेची आवश्यकता वाढत असताना, गेल्या काही वर्षांत पॅकेजिंगमध्ये अनेक तांत्रिक नवकल्पना झाल्या आहेत. काही भविष्याभिमुख पॅकेजिंग तंत्रज्ञान आणि उपायांमध्ये पारंपारिक बॅक-एंड प्रक्रिया जसे की वेफर-लेव्हल पॅकेजिंग (डब्ल्यूएलपी), बम्पिंग प्रक्रिया आणि पुनर्वितरण स्तर (आरडीएल) तंत्रज्ञान, तसेच फ्रंट-एंडसाठी एचिंग आणि क्लिनिंग तंत्रज्ञानाचा समावेश आहे. वेफर उत्पादन.

प्रगत पॅकेजिंग म्हणजे काय?

पारंपारिक पॅकेजिंगमध्ये प्रत्येक चिप वेफरमधून कापून मोल्डमध्ये ठेवण्याची आवश्यकता असते. वेफर-लेव्हल पॅकेजिंग (WLP) हे प्रगत पॅकेजिंग तंत्रज्ञानाचा एक प्रकार आहे, ज्याचा संदर्भ वेफरवर असलेल्या चिपचे थेट पॅकेजिंग आहे. WLP ची प्रक्रिया म्हणजे प्रथम पॅकेज आणि चाचणी करणे आणि नंतर सर्व तयार चिप्स एका वेळी वेफरमधून वेगळे करणे. पारंपारिक पॅकेजिंगच्या तुलनेत, डब्ल्यूएलपीचा फायदा कमी उत्पादन खर्च आहे.

प्रगत पॅकेजिंग 2D पॅकेजिंग, 2.5D पॅकेजिंग आणि 3D पॅकेजिंगमध्ये विभागली जाऊ शकते.

लहान 2D पॅकेजिंग

आधी सांगितल्याप्रमाणे, पॅकेजिंग प्रक्रियेच्या मुख्य उद्देशामध्ये सेमीकंडक्टर चिपचे सिग्नल बाहेरून पाठवणे समाविष्ट आहे आणि वेफरवर तयार झालेले अडथळे हे इनपुट/आउटपुट सिग्नल पाठवण्यासाठी संपर्क बिंदू आहेत. हे अडथळे फॅन-इन आणि फॅन-आउटमध्ये विभागलेले आहेत. पूर्वीचा पंखा-आकार चिपच्या आत असतो आणि नंतरचा पंखा-आकार चिप श्रेणीच्या पलीकडे असतो. आम्ही इनपुट/आउटपुट सिग्नलला I/O (इनपुट/आउटपुट) म्हणतो आणि इनपुट/आउटपुटच्या संख्येला I/O काउंट म्हणतात. पॅकेजिंग पद्धत निश्चित करण्यासाठी I/O संख्या हा महत्त्वाचा आधार आहे. I/O संख्या कमी असल्यास, फॅन-इन पॅकेजिंग वापरले जाते. पॅकेजिंगनंतर चिपचा आकार फारसा बदलत नसल्यामुळे, या प्रक्रियेला चिप-स्केल पॅकेजिंग (CSP) किंवा वेफर-लेव्हल चिप-स्केल पॅकेजिंग (WLCSP) असेही म्हणतात. I/O संख्या जास्त असल्यास, फॅन-आउट पॅकेजिंग सहसा वापरले जाते, आणि सिग्नल रूटिंग सक्षम करण्यासाठी अडथळ्यांव्यतिरिक्त पुनर्वितरण स्तर (RDLs) आवश्यक असतात. हे "फॅन-आउट वेफर-लेव्हल पॅकेजिंग (FOWLP)" आहे.

2.5D पॅकेजिंग

2.5D पॅकेजिंग तंत्रज्ञान एकाच पॅकेजमध्ये दोन किंवा अधिक प्रकारच्या चिप्स ठेवू शकते आणि सिग्नलला पार्श्वगामी मार्गाने जाऊ देते, ज्यामुळे पॅकेजचा आकार आणि कार्यक्षमता वाढू शकते. सिलिकॉन इंटरपोजरद्वारे मेमरी आणि लॉजिक चिप्स एकाच पॅकेजमध्ये ठेवणे ही सर्वात मोठ्या प्रमाणावर वापरली जाणारी 2.5D पॅकेजिंग पद्धत आहे. 2.5D पॅकेजिंगसाठी थ्रू-सिलिकॉन व्हियास (टीएसव्ही), मायक्रो बम्प्स आणि फाइन-पिच आरडीएल सारख्या मुख्य तंत्रज्ञानाची आवश्यकता असते.

3D पॅकेजिंग

3D पॅकेजिंग तंत्रज्ञान दोन किंवा अधिक प्रकारच्या चिप्स एकाच पॅकेजमध्ये ठेवू शकते आणि सिग्नलला अनुलंब मार्गाने जाऊ देते. हे तंत्रज्ञान लहान आणि उच्च I/O काउंट सेमीकंडक्टर चिप्ससाठी योग्य आहे. TSV चा वापर उच्च I/O काउंट असलेल्या चिप्ससाठी केला जाऊ शकतो आणि वायर बाँडिंगचा वापर कमी I/O काउंट असलेल्या चिप्ससाठी केला जाऊ शकतो आणि शेवटी एक सिग्नल सिस्टीम बनवते ज्यामध्ये चिप्स उभ्या पद्धतीने मांडल्या जातात. 3D पॅकेजिंगसाठी आवश्यक असलेल्या मुख्य तंत्रज्ञानामध्ये TSV आणि मायक्रो-बंप तंत्रज्ञानाचा समावेश आहे.

आत्तापर्यंत, सेमीकंडक्टर उत्पादन निर्मितीचे आठ टप्पे "वेफर प्रोसेसिंग - ऑक्सिडेशन - फोटोलिथोग्राफी - एचिंग - पातळ फिल्म डिपॉझिशन - इंटरकनेक्शन - टेस्टिंग - पॅकेजिंग" पूर्णपणे सादर केले गेले आहेत. "वाळू" पासून "चिप्स" पर्यंत, सेमीकंडक्टर तंत्रज्ञान "सोन्यात दगड बदलणे" ची वास्तविक आवृत्ती करत आहे.

VeTek Semiconductor चा एक व्यावसायिक चीनी निर्माता आहेटँटलम कार्बाइड कोटिंग, सिलिकॉन कार्बाइड कोटिंग, विशेष ग्रेफाइट, सिलिकॉन कार्बाइड सिरॅमिक्सआणिइतर सेमीकंडक्टर सिरॅमिक्स. VeTek सेमीकंडक्टर सेमीकंडक्टर उद्योगासाठी विविध SiC वेफर उत्पादनांसाठी प्रगत उपाय प्रदान करण्यासाठी वचनबद्ध आहे.

तुम्हाला वरील उत्पादनांमध्ये स्वारस्य असल्यास, कृपया आमच्याशी थेट संपर्क साधा.  

मोबाईल: +86-180 6922 0752

Whatsapp: +86 180 6922 0752

ईमेल: anny@veteksemi.com